

# Umbau

# Sdinell wie ein Blitz

Die Sensation ist perfekt! Der schnellste C64 der Welt ist da: mit dieser Umrustung beschleunigt der C 64 auf 2 MHz.

von Marko Hahn

ware noch wesentlich wenn er mehr Dampf der Haube hätte. Als er entwickelt wurde, war seine Geschwindigkeit ausreichend. Aber

Doch was macht den C 64 so langsam? Die größte Bremse im Computer ist der Prozessor. Mit seiner niedrigen Taktrate von nur knapp 1 MHz kann der C 64 Berechnungen einfach nicht schneller ausführen. Doch nun ist die Sensation da: eine Umrüstung auf die doppelte Taktfrequenz verleiht dem C 64 Flügel. Mit nun fast 2 MHz angetrieben, erreicht der Rechner Geschwindigkeiten, von denen man früher nur träumen konnte. Unsere Erweiterung ist gegen jeden Absturz gefeit. Sauber programmierte Software, d.h. ohne illegale Opcodes, läuft in jedem Fall. Dabei besitzt unsere Version auch noch einen Schalter, mit dem man während des Betriebs von der hohen auf die normale Taktfrequenz umschalten kann. Sogar unter Geos, was naturgemäß sehr empfindlich auf Hardwareänderungen reagiert, arbeitet der C 64. Auch Hardware-Speeder verkraftet der neue C 64 problemlos.

#### So funktioniert's

Bevor man seinen heißgeliebten Brotkasten zwecks Tieferlegung demontiert, sollte man aber folgendes beachten: Es erfolgt eine wirklich relevante Veränderung der inneren Strukturen des Rechners, die eine höhere Arbeitsgeschwindigkeit des Computers überhaupt erst ermöglicht.

Um den C 64 nämlich zu tunen, genügt es nicht, einfach die CPU mit einem höherem Takt zu versorgen. Der VIC beharrt nämlich auf seiner ursprünglichen Taktfrequenz. Jeden Versuch, ihn schneller zu takten, würde er mit Arbeitsverweigerung quittieren: der Bildschirm bliebe dunkel. Der VIC teilt sich nämlich mit der CPU die Speicherzugriffe. Während der Prozessor während einer Phase zugreift, kann der VIC nichts machen; erst während der zweiten Phase kommt

er zum Zug. Dieses Verfahren gestattet zwar das bestmögliche Timing beim C 64. Andererseits sind aber sämtliche Tuningversuche zum Scheitern verurteilt.

Der Trick in unserer Erweiterung besteht darin, die CPU während der normalen High-Phase des Takts Phi-0 mit zwei Taktflanken zu versorgen. Damit ist der Prozessor in der Lage, doppelt so schnell zu arbeiten, während der VIC nicht behindert wird

Da der Takt aus diesem Grund



Der Erfinder des schnellsten C 64 der Welt: Marko Hahn. Student der Elektrotechnik

synchron zum Takt des VICs laufen muß, verbietet sich der Einsatz eines zweiten Oszillators von selbst. Deshalb verdoppelt ein Flankendetektor den Original-Takt. Damit ist sichergestellt, daß dieser absolut synchron dazu verläuft. Der Flankendetektor, der dies realisiert.

> (1) Äußerlich hat sich am Aussehen des nun getunten Brotkastens nichts verändert



(2) Ein wilder Drahtverhau prägt das Innere des





(3) Die Erweiterung besteht im Versuchsaufbau noch aus zwei



(4) Von unten sieht man deutlich die Stifte für den Anschluß an die CPU 6510

muß mit einem 74HC00 aufgebaut werden. Auch die Kondensatoren sind relativ kritisch. Ihre Werte müssen entweder mit einem Oszilloskop oder durch Probieren so eingestellt werden, daß die beiden neuen Takte genau in die Highphase des alten Taktsignals passen. Bei unserem Testmuster sind beide Kapazitätswerte aus jeweils drei Einzelkondensatoren zusammengesetzt. Die im Schaltplan angegebenen ICs aus den einzelnen TTL-Familien müssen genau eingehalten werden, da neben dem Timing durch die Kondensatoren auch die Gatterlaufzeiten eine wichtige Rolle spielen.

Das nächste Problem stellt sich im Prozessor-Ersatz. Im C 64 verrichtet nämlich ein 6510 seinen Dienst. Dieser ist eine spezielle Version des 6502 mit einem zusätzlichen 6 Bit breiten Port. Im C 64 wird über diesen internen Port der Cassetten-Port gesteuert. Nach dem Tuning fällt der Cassetten-Port also wegen fehlender Steuerleitungen ersatzlos weg. Da aber kaum noch jemand mit einer Datasette arbeitet, ist das Fehlen dieses Ports kein Verlust. Der AEC-Eingang der CPU aber muß unbedingt extern nachgebildet

Bei der Umrüstung dürfen auch die Speicherbausteine nicht vergessen werden. Im C 64 arbeiten zwei dynamische Speicher mit je 64 KByte Speichertiefe bei 4 Bit. Da es sich um dynamische Speicher handelt, müssen sie in bestimmten Abständen aufgefrischt werden. Dies erfolgt durch die RAS- und CAS-Signale. Da diese Signale aber das Timing der umgerüsteten Version vollständig durcheinander bringen würden, muß der Speicher durch einen statischen Chip ersetzt werden. Dieser ist nicht nur schneller, er braucht auch keinen Refresh. Diese wesentlichen Änderungen

sind an der Hardware des C 64 vorzunehmen, um in den Genuß der Beschleunigung zu kommen.

## Der Nachbau

Bevor man daran geht, den C 64 zu zerlegen, ist erst das EPROM zu brennen. Dieses übernimmt nämlich die Dekodierung einiger Signale. Dieser Trick erspart uns einige Gatter. Ein Platinenlayout stand uns leider nicht zur Verfügung, deshalb muß der gesamte Aufbau auf einer Lochrasterplatine vorgenommen werden. Die Verbindung zur Hauptplatine des C 64 übernehmen Stiftleisten, die in entsprechende Fassungen auf der Platine einzulöten sind. Zuerst lö-



Ausgabe 2/Februar 1994

Die Daten für das EPROM befinden sich auf der Programm ervice-Diskette

mit dieser Schaltung wird der 6502 A0 - A15 88 - 815 kompatibel zum 6510 N Prozessoradapt Sockel 1/4 74HC00 D0 - D7 6502AP RDY - RDY Pin 2 IRO Pin 3 IRQ NMI Pin 4 NMI Reset Pin 37 - 30

ten Sie den Prozessor aus und ersetzen ihn durch eine 40polige Präzisionsfassung, Danach folgen die beiden RAMs. Auch sie werden durch jeweils eine Präzisionsfassung ersetzt. Für den Aufbau der Schaltung verwenden Sie am besten eine doppelseitige Lochrasterplatine im Europaformat (100 x 160 mm). Stecken Sie in die Fassungen Stiftleisten und setzen die Lochrasterplatine auf. Die Stiftleisten müssen jetzt in die Bohrungen der Lochrasterplatine eingefädelt werden. Danach werden sie auf der Oberseite verlötet. Die Platine kann nun wieder abgenommen werden. Die Fassungen der neuen Bauteile werden eingelötet und alle Verbindungen nach Schaltplan vorgenommen. Von der Lochrasterplatine führen nur zwei Leitungen zum Expansion-Port. Alle anderen Verbindungen zur C-64-Platine erfolgen mit den Stiftleisten zum Prozessor und den beiden

Prozessoradaot Sockel

Kommen wir nun zu den Schaltbildern.

# Schaltbild Prozessor:

RAM-Bausteinen.

Hauptaufgabe dieses Schaltungsteils ist die Nachbildung der beim 6502 nicht vorhandenen AEC-Funktion. Normalerweise wird der ursprüngliche Prozessor 6510 durch ein Low an diesem Pin gezwungen, alle Adreß- und Datenleitungen in den Tristatezustand zu schalten. Damit wird dem VIC gestattet, den Daten- und Adreßbus zu benutzen.

Mit drei Bustreibern vom Typ 74 HC 245 werden die Tristatefunktionen realisiert.

# Schaltbild Prozessorport:

Die ursprünglich vorhandene CPU 6510 verfügt über einen 6 Bit breiten Port zur Kommunikation mit dem Cassetten-Port und für die Steuerung der MMU. Auf eine Nachbildung des Cassetten-Ports wurde wegen des erheblich höheren Hardwareaufwands verzichtet.

# Features des Super C 64

- Hardwareumschaltung zwischen 1 MHz und 2 MHz auch während des Betriebs möglich
- im 2-MHz-Modus selbständige Anpassung der Hardware an die
- Maschinenprogramme laufen mit fast doppelter Geschwindigkeit
- Basic-Programme sind wegen der langsameren ROM-Zugriffe nur um 25% schnelle Geos wird beschleunigt
- Hardwarespeeder laufen ohne Einschränkung

Mit zwei 8-Bit-Komparatoren werden die Adreßleitungen untersucht. ob die CPU auf die Adresse \$0001 zugreift. In Abhängigkeit mit dem AEC-Signal schalten nun beide Komparatoren, die hier kaskadiert sind, beim Zugriff auf die entsprechende Adresse. Das am Ausgang nun anstehende Signal wird verzögert und mit R/W verknüpft. Die Verzögerung übernimmt ein 74HC00-Gatter in Verbindung mit entsprechend eng tolerierten Kondensatoren. Das neu gewonnene Taktsignal dient zur Steuerung von drei D-Flip-Flops zweier 74LS74. Die Dateneingänge D0 bis D2 sind mit dem Prozessoradaptersockel verbunden. Die drei Flip-Flops liefern nun an ihren Ausgängen die drei Steuersignale P0 bis P2. Die Set-Eingänge der Flip-Flops sind mit dem Rechner-Reset verbunden, so daß nach dem Einschalten, oder nach einem Reset die RAM-Grundkonfiguration an P0 bis P2 wirksam ist.

Schaltbild Prozessor:

Ist dieser Bauabschnitt fertig, erlauben die nun schon vorhandenen Baugruppen einen ersten Funktionstest. Auf dem Prozessoradapter wird Pin 1 mit Pin 39 verbunden. Sie leitet das eingehende Taktsignal Phi-0 auf Phi-out und versorgt die weiteren Rechnerein-

heiten mit dem originalen Taktsignal von 1 MHz. Zu Testzwecken wird das Taktsignal weiterhin an den Pin 37 des neuen Prozessors geführt. Der Eingang STSIG1 wird nun noch auf High gelegt. Alle bisher bestückten ICs werden nun noch mit Strom versorgt. Parallel zu iedem Stromversorgungsanschluß der einzelnen ICs sorgt ein 100-nF-Kondensator für stabile Verhältnisse. Die Schaltung muß sich nun wie ein normaler 6510 verhalten. Der C 64 kann damit getestet werden. Eine Geschwindigkeitssteigerung findet nun natürlich noch nicht statt, da ja die Taktverdoppelung noch nicht eingebaut ist. Der C 64 muß sich nun wie gewohnt verhalten

#### Schaltbild RAM-Ansteuerung: Im C 64 werden zur Daten- und

Programmspeicherung dynamische RAMs eingesetzt. Sie haben einen gemultiplexten Adreßbus, d.h. mittels der Steuersignale RAS und CASRAM werden zunächst das Low-Nibble, dann das High-Nibble zu den RAM-Bausteinen übertragen. Die Steuerung übernimmt die MMU. Der VIC und der Prozessor teilen sich den Rechnertakt. Während der High-Phase des Takts kann die CPU auf den Speicher zugreifen, während der Low-Phase ist der VIC an der Reihe. Gleichzeitig sorgt dieser für den Refresh der Speicherzellen. Dieses strenge Regime gilt es aufzubrechen, wenn wir den Rechner schneller machen wollen. Am VIC können wir aus Kompatibilitätsgründen nichts ändern. Deshalb muß der VIC glauben, daß er ein dynamisches RAM vor sich habe. Während der High-Phase des Taktsignals muß aber die CPU jederzeit d.h. bis zu zweimal in der Lage sein, auf den Speicher zuzugreifen. Unsere RAM-Ansteuerung meistert diese Aufgabe. Die ursprünglich vorhandenen dynamischen RAMs müssen entfernt werden. Zwei statische Speicherbausteine vom Typ 65C256-10 ersetzen sie. Die in der Schaltung angegebenen Pinbezeichnungen beziehen sich auf den C 64 II, der zwei dynamische RAMs vom Typ 50464-150 auf den Plätzen U 10 und U 11 besitzt. Rechner vom Typ I verfügen über acht dynamische RAMs. Die erforderlichen Signale sind dann analog an den entsprechenden Pins abzunehmen. Die RAMs sind ebenfalls zu entfernen

Zur Schaltung: Zwei D-Flip-Flops demultiplexen die Adreßleitungen mit Hilfe der Signale RAS und CASRAM. Bleibt CASRAM auf High, dann blendet der Prozessor über die MMU das RAM aus und das Betriebssystem ein. Diese Funktion wird über den OE realisiert. Wieder müssen alle Bausteine über 100-nF-Kondensatoren gepuffert werden. Ist die Schaltung soweit aufgebaut, kann ein erneuter Test erfolgen. Das Hilfssignal A

12 333

Dieses Symbol zeigt an, welche Programme auf Diskette erhältlich sind

13 13 ± 13


von der Takt- und Sync-Schaltung wird auf High und das AEC'-Signal auf Low gelegt. Die RAMs müssen sich nun beim 1-MHz-Betrieb, ohne Berücksichtigung des Logik-Arrays


und der beiden Bustreiber wie dynamische verhalten und sollten, sofern alle Verbindungen richtig sind, jeden Test bestehen. Bis jetzt hat sich an der Geschwindigkeit nichts verändert. Der hohe Hardwareaufwand wurde bis jetzt nur getrieben, um Kompatibilität zum alten System zu erhalten.


Nach erfolgtem Test sind die

beiden Leitungen AEC' und A wieder von ihren Zwangszuständen zu befreien.

Nun müssen die Adreßleitungen vom Prozessoradaptersockel über







die Bustreiber 74LS245 zu den Adreßleitungen der RAMs geführt werden.

Das Logik-Array erhält folgende Signale:

- CHAREN vom Prozessoradapter Pin 27 auf den Adreßeingang A6

HIRAM vom Prozessoradapter
Pin 28 auf den Adreßeingang A5
LORAM vom Prozessoradapter
Pin 29 auf den Adreßeingang A
A 15 vom Prozessor 6502 Pin 25 auf den Adreßeingang A3

A 14 vom Prozessor 6502 Pin
24 auf den Adreßeingang A2
A 13 vom Prozessor 6502 Pin
23 auf den Adreßeingang A1
A 12 vom Prozessor 6502 Pin


A 12 vom Prozessor 6502 Pin
 22 auf den Adreßeingang A0

# Achtung!

Die Signale A 12 bis A 15 werden direkt an der CPU noch vor dem Bustreiber abgenommen.

## Schaltbild Takt und Sync:

Obwohl in dieser Schaftung nur Gatter eingesetzt werden, ist sie der wichtigste Teil unserer Umrüstung. Hier wird nämlich der Ge-



Die Signale im Taktverdoppelungsteil

schwindigkeitszuwachs durch Verdoppelung des Taktsignals erzielt. Das vom Prozessoradapter Pin 1 kommende und zum Pin 39 des Adapters durchgeschliffene Signal durchläuft als erstes eine Impulsverzögerungsschaltung und einen Taktflankendetektor. Der Aufbau erfolgt mit einem 74HC00 und zwei Kapazitäten, die jeweils aus einer Parallelschaltung von drei Kondensatoren bestehen. Die Werte sind

auf das Gatter vom Typ 74HC00 zugeschnitten!

Nach Zusammenführung dieser Signale entsteht im nichtbeeinflußten Takt eine Impulsfolge wie im obigen Bild. In einer weiteren Stufe werden die Impulse mit einem 100-pF-Kondensator von störenden Überschwingern und HF-Einstreuungen befreit.

Damit ist der Umbau abgeschlossen. Der C 64 überzeugt nun durch exzellente Arbeitsgeschwindigkeit bei fast völliger Kompatibilität und gleichem Aussehen wie vorher. (jh)

# Stückliste 74HC00 74LS00 74LS10 74LS74 74LS245 74HC245 74HC374 74HC688 65C256 - 10 2764 - 15 6502AP 2 MHz Widerstände 100 Ohm 33 kOhm 100 pF 470 pF 680 pF 1 nF 2,2 nF 25 100 nF (parallel zur Stromversorgung von iedem IC) Sonstiges Sockel für alle ICs